DOI:10.3969/j.issn.1003-0972.2016.02.024

# 低功耗直接衬底耦合 QVCO 的分析与设计

戚玉华\*,何如龙

(海军工程大学电子工程学院,湖北武汉 430033)

摘 要:设计了一款基于 TSMC 0.13 µm CMOS 工艺实现的低功耗低相位噪声、直接衬底耦合形式的正 交压控振荡器(QVCO).该 QVCO采用电容抽头技术、丙类操作状态和衬底耦合技术,降低电路的功耗和面积. 最终版图后仿真结果表明:该 QVCO 在仅消耗 2 mW 的情况下,在载频 6 GHz 处,相位噪声达到-119.11 dBc/Hz@1MHz.

关键词:压控振荡器;衬底耦合;低相位噪声;低功耗

中图分类号:TN431.1 文献标志码:A 文章编号:1003-0972(2016)02-0253-04

# Analysis and Design for Low-Power Direct Bulk-Coupled QVCO QI Yuhua<sup>\*</sup>, HE Rulong

(Electronic Engineering College, Naval University of Engineering, PLA, Wuhan 430033, China)

Abstract:Design techniques for a low-power low-phase-noise CMOS LC direct bulk-coupled quadrature voltage-controlled oscillator (QVCO) was presented in TSMC 0.13  $\mu$ m CMOS technology. A capacitor tapping technique was used to lower the phase noise and achieve load-independent frequency of oscillation. Class-C operation was used to further reduce the phase noise and power consumption. Quadrature coupling was achieved using bulk coupling, leading to reduction in both power and area. Postlayout simulations showed that the QVCO achieved a measured phase noise of -119.11 dBc/Hz at 1 MHz offset from the 6 GHz carrier frequency while consuming only 2 mW and occupies an area of 0.75 mm $\times 0.45$  mm.

Key words: voltage-controlled oscillator; bulk coupled; low phase noise; low power

# 0 引言

在大多数现代收发系统中,正交信号都扮演着 重要的角色.为了得到较好的性能,要求在较低功 耗下获得较低相位噪声的正交信号.目前,有多种 用于产生正交信号的电路方法,例如文献[1]所采 用的频率分频器电路,虽然该方法能产生所需求的 正交信号,但是功耗太大;另一种方法是采用多相 滤波器电路<sup>[2]</sup>,但是滤波器的损耗较大,为了产生 功率足够的信号,需要额外的缓冲电路,导致电路 的功耗上升;环形振荡器是产生正交信号最简单的 方法<sup>[3]</sup>,但是相位噪声性能较差;第四种电路方法 是采用正交压控振荡器 QVCO (Quadrature Voltage-Controlled Oscillator)电路<sup>[4]</sup>,该方法能够在 较低的功耗下产生较低相位噪声的正交信号.

传统的 QVCO 电路有两种类型:并联耦合 QVCO 和串联耦合 QVCO.对于并联耦合 QVCO,

耦合晶体管和开关对的并联引起了共振相位偏移, 因而恶化了相位噪声,而在串联耦合 QVCO 中,晶 体管的串联耦合降低了电路的电压裕度并且增加 了电路的功耗.而采用衬底耦合技术的 QVCO 既 取得了低相位噪声,又降低了功耗<sup>[5]</sup>.然而,上述这 些电路结构的输出都与负载有关并且都需嵌有缓 冲电路,因而增加了电路功耗.基于此,文献[6]提 出了一种电容抽头技术,然而并没有阐明此技术对 相位噪声的影响.本文设计了一种新颖的 QVCO 电路,该电路由两个与负载无关的传统压控振荡器 VCO(Voltage-Controlled Oscillator)组成.并且在 电路中采用电容抽头技术取得了与负载无关的振 荡频率,降低了相位噪声;而且将交叉耦合晶体管 对操作在丙类状态以进一步降低相位噪声和功耗.

## 1 电路设计

衬底耦合互补 QVCO 电路如图 1 所示.晶体

收稿日期:2015-05-13;修订日期:2015-11-01;\*.通信联系人,E-mail: yuhua\_qi1977@163.com

基金项目:军队科研重点资助项目(KJ2013××××)

作者简介:戚玉华(1977-),男,湖北武汉人,讲师,硕士,主要从事集成电路设计等相关方面的研究工作.

管  $M_1$ 、 $M_2$ 和  $M_3$ 、 $M_4$ 组成互补电容交叉耦合晶体管 对,该结构能够提供较大的回路电压摆幅.输出  $Q_n$ 耦合到  $M_2$ 、 $M_4$ 的衬底上, $Q_p$ 耦合到  $M_1$ 、 $M_3$ 的衬底 上,输出  $I_n$ 和  $I_p$ 的耦合方式与  $Q_n$ 和  $Q_p$ 类似.NMOS 晶体管和 PMOS 晶体管全部耦合的结构能够取得 较高的耦合系数,进而保持较低的相位误差.电感 L和可变电容  $C_1$ 组成谐振回路核心, $C_1$ 和  $C_2$ 作为抽 头电容使用.





1.1 直接衬底耦合

本文设计的 QVCO 的耦合采用直接衬底耦合 技术,该技术避免了额外的并联或串联晶体管的使 用.输出信号的共模电压正向偏置晶体管的衬底,可 以获得较低的阈值电压,进而使得晶体管能够操作 在低电压下,取得较低的功耗.而且阈值电压的降 低,可以为互补结构中堆叠的 NMOS 和 PMOS 管 对提供较大的电压裕度.并且衬底的正偏状态降低 了 PMOS 管的闪烁噪声,改善了 QVCO 的相位噪 声,鉴于衬底耦合取得了小于单位 1 的耦合系数,因 而可以取得较优的相位噪声.

为了研究直接衬底耦合效应对相位噪声的影响,首先研究该效应对漏极电流开关速度的影响,漏极电流的开关速度表征了电路在零点处对噪声的灵敏度,可以用于评估相位噪声的大小.开关晶体管 M<sub>3</sub>的各级电压可以表示为:

$$U_{\rm g} = A\cos(\omega_{\rm o}t) + U_{\rm o} , \qquad (1)$$

$$U_{\rm d} = A\cos(\omega_{\rm o}t + \pi) + U_{\rm o} , \qquad (2)$$

$$U_{\rm b} = A\cos(\omega_{\rm o}t + \theta) + U_{\rm o}. \qquad (3)$$

其中:A 是振荡信号的电压幅度,ω。为振荡角频率, U。为输出端的直流偏置电压,θ 为衬底偏置时的初 始相位.

在输出信号电压的零点处,可假定 *M*<sub>3</sub>工作在 饱和区,此刻,若忽略沟道长度调制效应,则 *M*<sub>3</sub>的 漏极电流为:

$$I_{\rm d} = K (U_{\rm gs} - U_{\rm t})^2$$
, (4)

其中:K 为晶体管的导电因子,Ugs为栅源级电压, U<sub>4</sub>为晶体管的阈值电压.U<sub>4</sub>的表达式为:

$$U_{t} = U_{t0} - \gamma \left( \sqrt{\varphi} - \sqrt{|\varphi - U_{bs}|} \right) .$$
 (5)

式(5)中:U<sub>t0</sub>为衬底偏压为零时的阈值电压,γ为体 效应系数,φ为半导体的表面势,U<sub>bs</sub>为衬底偏压.

定义漏极电流的开关速度如式(6):

$$\frac{\partial I_{\rm d}}{\partial t} = 2K \left( U_{\rm gs} - U_{\rm t} \right) \left( \frac{\partial U_{\rm gs}}{\partial t} - \frac{\partial U_{\rm t}}{\partial t} \right) \,. \tag{6}$$

由于晶体管源极电位恒定,因而有:

$$\frac{\partial U_{\rm gs}}{\partial t} = \frac{\partial U_{\rm g}}{\partial t} = -A\omega_{\rm o}\sin(\omega_{\rm o}t) \,. \tag{7}$$

而且,阈值电压关于时间 t 的偏导数为:

$$\frac{\partial U_{t}}{\partial t} = \frac{A\gamma\omega_{o}\sin(\omega_{o}t+\theta)}{2\sqrt{|\varphi-U_{bs}|}} .$$
(8)

在正交信号注入衬底的情况下, $\theta = \pm \pi/2$ ,在零点处, $\omega_0 t = \pm \pi/2$ ,因而式(7)和式(8)可重写如式(9):

$$\frac{\partial U_{gs}}{\partial t} \bigg|_{\omega_0 t = \pm \pi/2} = \mp A \omega_0,$$

$$\frac{\partial U_t}{\partial t} \bigg|_{\omega_0 t = \pm \pi/2} =$$

$$\frac{A \gamma \omega_0 \cos(\omega_0 t)}{2 \sqrt{|\omega + U_s - U_0 + A \sin(\omega_0 t)|}} = 0.$$
(9)

将式(9)代入式(6)中,可见正交衬底交流耦合并没 有对零点处的漏极电流开关速度造成影响,鉴于此, 直接衬底耦合可以作为在低功耗下实现正交耦合的 方法.然而,仅仅只有直流耦合作为输出偏置电压的 话,降低了 U<sub>i</sub>,提高了漏极电流开关速度,因而,在 本文设计中为了取得较好的相位噪声性能,同时采 用直流和交流耦合<sup>[7]</sup>.

#### 1.2 电容抽头技术

本文为了降低功耗和闪烁噪声,将 PMOS 管偏 置在丙类工作状态下,文献[8]的研究成果表明相比 较于传统的 QVCO 而言,晶体管工作丙类状态下可 以使得 QVCO 的相位噪声改善约 3.9 dB.为了进一 步降低相位噪声,取得与负载无关的振荡频率,该 QVCO 采用电容抽头技术.图 1 中抽头电容 C<sub>1</sub>和 C<sub>2</sub> 组成的电压分频器在不影响输出信号摆幅的前提 下,增加了谐振回路的电压摆幅,进而改善了相位噪 声.

附加在谐振回路上的并联寄生电容为:

$$C_{par} = C_1 - \frac{C_1^2}{C_1 + C_2 + C_{par}},$$
 (10)

其中: $C_{par}$ 是由开关器件和输出缓冲所产生的寄生 电容, $C_1$ 和 $C_2$ 是抽头电容.可见如果合理地选择 $C_1$ 和 $C_2$ 的值,可将寄生电容 $C_{par}$ 的值降到很小,进而 得到与输出负载无关的振荡频率,本文中 $C_1 = 0.13$ pF, $C_2 = 0.25$  pF.

QVCO 载频在频偏△ω 处的相位噪声可被表示为:

$$L\left\{\Delta\omega\right\} = 10 \log \left(\frac{i_n^2 \Gamma_{\rm rms}^2}{2\Delta f q_{\rm max}^2 \Delta \omega^2}\right) , \qquad (11)$$

其中: $\Gamma$  为脉冲敏感函数,  $i_n^2/\Delta f$  为有源器件噪声,  $q_{\text{max}}$ 为谐振回路的最大电荷摆幅.

电容抽头技术的引入增加了谐振回路电压摆幅,随着谐振回路电压摆幅的增加,QVCO相位噪声的降低量为:

$$\Delta L = \left| 10 \lg \left( \Gamma_{rms1}^2 / \Gamma_{rms2}^2 \cdot q_{\max2}^2 / q_{\max1}^2 \right) \right| \ge \left| 20 \lg \left( \frac{U_2}{U_1} \right) \right|, \qquad (12)$$

其中:下标 1 代表的是引入电容抽头技术的 QV-CO,下标 2 代表的是传统 QVCO,可见由于本文中  $C_1: C_2 = 1: 1.9, 使得谐振回路摆幅增加到原先的 190%, 由式(12)可得出, 电容抽头技术使得 QVCO 的相位噪声至少应降低 5.5 dB.$ 

## 2 电路设计与仿真

该 QVCO 基于 TSMC 0.13  $\mu$ m CMOS 工艺设 计,电路版图是另一个影响 Ka 波段 QVCO 性能的 关键因素,其中的 LC 振荡回路的版图对其性能影 响最大,此部分采用较厚的金属层以更好的减少寄 生电容和寄生电阻.采用 Cadence Spectra RF 对其 进行电路的仿真设计.并用 Cadence Virtuos 进行版 图绘画,图 2 所示即为该 QVCO 的版图,版图大小 为 0.75 mm×0.45 mm.该 QVCO 在 1.1 V 电压的 供电下,所消耗的功耗为 2 mW.



Fig. 2 Layout of the QVCO

图 3 给出了利用谐波平衡法所得到的 QVCO 振荡频率后仿真结果和输出射频功率随着调谐电压 的变化曲线.图 4 给出了在载频 6 GHz 处,相位噪 声的版图后仿真结果.



图 3 QVCO 振荡频率和输出射频功率的后仿真结果(a)振荡频率(b)输出射频功率

Fig. 3 Postlayout simulations of oscillation frequency and output power (a) oscillation frequency (b) output power



由图 3 可见振荡频率为 5.57~6.37 GHz,调谐 范围为 800 MHz,并且 QVCO 的输出射频功率为 -8.15~-4.93 dBm,具有足够的功率用以驱动接 收机当中 QVCO 的下级混频器电路.由图 4 可见在 偏移载波 1 MHz 处,相位噪声为-119.11 dBc/Hz, 相比较于传统的 QVCO,相位噪声约改善了 6.7 dB.

表 1 总结了本文所设计的 QVCO 与以往文献的射频 QVCO 的性能比较结果,其中 FoM 指标采用式(13)计算而得,其中 PN 为中心振荡频率  $f_{osc}$  在频偏  $\Delta f$  处的相位噪声,  $P_{vco}$  为电路的功耗,由表

可见,本文所设计的 QVCO 的 FOM 指标达到-191.7 dB/Hz,取得了良好的性能.

$$FOM = PN - 20 \lg \left(\frac{f_{\text{osc}}}{\Delta f}\right) + 10 \lg \left(\frac{P_{\text{VCO}}}{1 \text{ mW}}\right).$$
(13)

表 1 射频 QVCO 的比较结果 Tab. 1 The comparison of radio-frequency QVCOs

文献	$f_{\rm osc}/{ m GHz}$	$PN / (dBc \bullet Hz^{-1})$	$\triangle f/MHz$	$P_{\rm VCO}/\rm mW$	$FOM/(dB \cdot Hz^{-1})$	工艺
[9]	22.1	-109	1	11.1	-185.4	0.18 μm SiGe BiCMOS
[10]	5.34	-110.5	1	1.75	-182.62	0.13 μm CMOS
[11]	10.55	-113.3	1	2.25	-190.2	65 nm CMOS
本文	6	-119.11	1	2	-191.7	0.13 μm CMOS

# 3 结论

低功耗低相位噪声 QVCO 有效地减小了晶体 管的闪烁噪声,并且降低了电路对于供电电压的要 求,降低了电路功耗.而且,衬底耦合技术的采用不 需要附加额外的耦合晶体管,改善了 QVCO 的相 位噪声.交叉耦合 PMOS 晶体管对工作在丙类状态 下,进一步改善了相位噪声,降低了电路功耗.电容 抽头技术的采用使 QVCO 取得了与负载无关的振 荡频率.版图后仿真结果表明:该 QVCO 的振荡频 率为 5.57~6.37 GHz,实现了一119.11 dBc/Hz@ 1MHz 较低的相位噪声,而电路仅消耗了 2 mW 的 功耗.

#### 参考文献:

- [1] ZHANG J C, ZHANG Y M, LV H L, et al. A broadband regenerative frequency divider in InGaP/GaAs HBT technology [J]. Journal of Semiconductors, 2014, 35(7): 075004.
- [2] WANG K P, WANG Z G, LEI X M. A SAW-less first folded-conversion second down-conversion receiver for multistandard broadcasting radio applications [J]. IEEE Transactions on Microwave Theory and Techniques, 2013, 61(4): 1674-1680.
- [3] 卓汇涵,张万荣,靳佳伟,等.一种低功耗宽频率调谐范围的伪差分环形 VCO [J]. 半导体技术, 2015, 40(5): 343-347.
- [4] LEE K, LEE J, PARK J, et al. A novel Ku-band RTD-based quadrature VCO for low power applications [J]. IEEE Microwave and Wireless Components Letters, 2015, 25(5): 328-330.
- [5] EBRAHIMI E, NASEH S. A colpitts CMOS quadrature VCO using direct connection of substrates for coupling [J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2013, 21(3): 571-574.
- [6] ZHANG Y, LIU P, LUO T N, et al. A low voltage low-phase-noise bottom-series LC QVCO using capacitor tapping technique [C] // IEEE MTT-S Int. Microw Symp Dig.Atlanta GA: IEEE, 2008; 237-240.
- [7] LIU P, SAH S P, JUNG J, et al. Load independent bulk-coupled low power quadrature LC VCO [C] // IEEE MTT-S Int Microw Symp Dig. Montreal QC Canada: IEEE, 2012: 1-3.
- [8] MAZZANTI A, ANDREANI P. Class-C harmonic CMOS VCOs with a general result on phase noise [J]. IEEE Journal of Solid-State Circuits, 2008, 43(12): 2716-2729.
- [9] NAKAMURA T, MASUDA T, SHIRAMIZU N, et al. A 1.1-V regulator-stabilized 21.4-GHz VCO and a 115% frequency-range dynamic divider for K-band wireless communication [J]. IEEE Transactions on Microwave Theory and Techniques, 2012, 60(9): 2823-2832.
- [10] 李静,刘辉华.超低电压正交压控振荡器设计 [J]. 微电子学与计算机, 2014, 31(2): 161-164.
- [11] 薛兵,高博,路小龙. CMOS 低相位噪声压控振荡器的设计 [J]. 微电子学, 2015, 45(1): 23-31.

责任编辑:任长江